PATENT ABSTRACTS OF JAPAN

(11)Publication number:

61-284900

(43) Date of publication of application: 15.12.1986

(51)Int.CI.

G11C 29/00 G11C 17/00

(21)Application number: 60-125177

(71)Applicant: HITACHI LTD

(22)Date of filing:

11.06.1985

(72)Inventor: YONEDA YUTAKA


ISHIKAWA SADANORI

(54) EP-ROM MEMORY LIFE DECIDING SYSTEM

(57)Abstract:

PURPOSE: To take necessary measures before a storage is erased completely, by sampling successively an output data extending over at least two times in the course of a read-out operation of an EP-ROM, and deciding a memory life in accordance with whether the data coincide with each other or not.

CONSTITUTION: A read-out data D0 from an EP-RAM 1 is inputted as a data input to D-type flip-flops 2, 3, and to this flip-flops 2, 3, the first and the second sampling data of the read-out data D0 are set, respectively. As for a set output DOUT of the flip-flop 2 and a set output D-DOUT of the flip-flop 3, its data states are compared by an exclusive OR gate 8, and its comparison result EOR is set to a D-type flip-flop 4 by a signal WD-STB from a delay line 7. In case when the set outputs DOUT are the same (normal output), the flip-flop 4 remains reset, but in case when they are not the same (abnormal output), said flip-flop is set and an abnormality warning signal ER is obtained, and it can be known that its memory is being erased.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

⑩日本国特許庁(JP)

⑩特許出願公開

⑫公開特許公報(A) 昭61-284900

@Int_Cl.4

識別記号

庁内整理番号

④公開 昭和61年(1986)12月15日

G 11 C

29/00 17/00

T - 7737 - 5B6549-5B

審査請求 発明の数 1 未請求 (全5頁)

EP-ROM記憶寿命判定方式 69発明の名称

> 创特 昭60-125177 願

昭60(1985)6月11日 29出 願

冗発 跀 者 米 B 横浜市戸塚区戸塚町216番地 株式会社日立製作所戸塚工

場内

典 四発 明 者 石 Ш 袙

横浜市戸塚区戸塚町216番地 株式会社日立製作所戸塚工

場内

株式会社日立製作所 ①出 人 顖

邳代 理 弁理士 秋本 正実 東京都千代田区神田駿河台4丁目6番地

咡

発明の名称

EP-ROM記憶寿命判定方式

特許請求の範囲

EP-ROMよりデータが読み出されている間 に、該データを少なくとも2回に耳って順次サン プリングし、サンプリングされたデータが同一か 否かによって、EP-ROMメモリセル内記憶情 報の記憶寿命を判定することを特徴とするEPー ROM記憶寿命判定方式。

発明の詳細な説明

(発明の利用分野)

本発明は、紫外線消去型號出専用半導体記憶装 囮としてのEP-ROMにおけるメモリセル内の 記憶情報が経時的に消去される前に、その前兆を 検出し外部に知らしめるようにしたEP-ROM 記憶寿命判定方式に関するものである。

(発明の背景)

例えば論文「ROM/RAM,ペリフェラルの 接続方法」(雑誌トランジスタ技術、1983年4月 号p300~308、CQ出版社発行)にはEP-ROM の出力データを1回のみ取り込んだうえこれをそ れからの読出データとして使用することが示され ている。しかしながら、このように出力データを 1回のみ取込する場合は、EP-ROMメモリセ ル内での記憶情報の経時的な消去に対しては事前 に対処し得ないことになる。

(発明の目的)

本発明の目的は、EP-ROMメモリセル内で の記憶情報が経時的に消去されつつあるを容易に 知れるEP-ROM記憶券命判定方式を供するに ある.

(発明の概要)

この目的のため本発明は、読出動作時にはある 時間に且って読出データが正常にEP-ROMよ り出力されるが、EP-ROMメモリセルを構成 するフローティングゲートに替えられている電荷 量が低減する程に、その後の出力データの論理レ ベルが時間的に早く反転する現象に着目してなさ れたものである。即ち、EP-ROMの統出動作 中に出力データを少なくとも2回に亘って順次サンプリングし、サンプリングされた出力データが全て一致するか否かで記憶勇命を判定するようにしたものである。この 合1回目のサンプリングは出力データが確実に正常に得られる時点とされ、2回目以降のサンプリングはそれより順次時間遅れを以て行なわれるようになっている。

(発明の実施例)

以下、本発明を第1図から第6図により説明する。

先ず本発明に係るEP-ROM記憶寿命判定回路について説明すれば、第1回はその基本的な一例での構成をEP-ROMとともに示したものである。回示の如くEP-ROM1に対しては外部より読出アドレス信号 A。~ A、、、そのEP-ROM1を選択するための信号 CS およびEP-ROM1より読出データの出力を許容する信号が入力されるものとなっている。これら信号が入力されることによってEP-ROM1からは読出アドレス信号 A。~ A、、対応の読出データ D。が得

ットされ異常警告信号ERが得られるものである。この異常警告信号ERにもとづいて警告ランプを点灯させたり、CPUに割込をかけることに消去てEP-ROM1の異常、即ち、その記憶が消去されつつあることが知れるものである。なお、フリップフロップ2~4はインバータ5を介された。また、記憶寿命判定回路の構成素子としてはTTLのもので十分である。また、遅延線6,7はコイルよびコンデンサを組合せたものでよく、これによりそれぞれ数100ns、数10nsの遅延時間が得られるようになっている。

第2図は第1図における要部での一例での入出力信号波形を示したものである。但し、本例でのものは読出データ(DοあるいはDουτ)は"〇"である場合を想定しており、正常出力時での波形は実線で、また、異常出力時でのそれは破線で示されている。

この第2図により第1図に示すものの回路動作を説明の簡単化上信号CSは常に"L"であると

られるものである。この読出データDoはデータ 入力としてD型フリップフロップ2、3に入力さ れるが、これらフリップフロップ2,3にはそれ ぞれ統出データDoの第1回目、第2回目のサン プリングデータがセットされるようになっている。 即ち、外部からのサンプリング取込信号STBに よってフリップフロップ2には第1回目のサンプ リングデータが、遅延線6からの信号DISTB によってはフリップフロップ3に第2回目のサン プリングデータがセットされるものである。この 場合フリップフロップ2のセット出力Dourは外 部に読出データとして出力されるが、このセット 出力 Dout とフリップフロップ 3 のセット出力 D-Dourは排他的論理和ゲート 8 でそのデータ状態 が比較され、その比較結果EORは遅延線7から の信号WD-STBによってD型フリップフロッ プ4にセットされるようになっている。セット出 カ Dour, D - Dourが同一である場合(正常出力) はフリップフロップ 4 はりセットされたままであ るが、同一でない場合(異常出力)にはそれはセ

して説明すれば、アドレス信号 A。~A」が変化 した時点で変化後のアドレスに対する説出動作が 開始され、この後やや遅れて信号OEが"L"に 移行することによってEP-ROM1の出力イン ピーダンス状態はそれまでの浮動状態(高出カイ ンピーダンス状態;HiZ)から低出カインピー ダンス状態に移行することになる。低出力インピ ーダンス状態では読出データ Doとしては"O"が 符られるわけである。さて、この後は信号STB が入力されることによって、フリップフロップ2, 3にはそれぞれ信号STB, D-STB入力時点 での読出データDoがセットされるわけであるが、 正常出力の場合はフリップフロップ2、3のセッ ト出力 Dour, D-Dourは何れも"L"となり、 したがって、排他的論理和ゲート8による比較結 果EORも"L"として信号WD-STBによっ てフリップフロップ4 にセットされることになる ものである。即ち、正常出力の場合は異常警告信 号ERは符られないものである。

一方、異常出力の 合にはフリップフロップ 3

のセット出力 D - Dour は "H" となっていることから、フリップフロップ 4 からは異常警告信号 ERが得られるわけである。

以上は説出データとして"0"を想定した 合でのものであるが、第3回はそれとは逆に"1"を想定した場合での入出力信号波形を示したものである。これについてはこれまでの説明よりして明らかであるので特に説明は要されないであろう。

ところで、第1回に示すものにおいてはEP-ROMからの説出データは2回サンプリングされているが、これに限定されることなく3回以上サンプリングすることも可となっている。第4回は3回サンプリングする最高でのEP-ROM記憶 寿命判定回路の一例での構成をD型フリップフロップの 排他的論理和ゲート10、オアゲート11および遅延線12が追加されたことを除けば第1回に示すものに同様となってはフリップフロップ9に第3回目の説出データD。のサンプリングデータ

(Metal Oxide Semiconductor)プロセスで容易に構成することが、可能である。また、遅延回路についてはコイルとコンデンサを組合せたものでは、半導体プロセスにおいてはコイルが製造困難であるため実現は難しい。しかしながら、遅延時間を有している。この遅延時間を有しているので、これを複数段直列接続は、必要な遅延時間を得ることができる。第6図はその構成を示したものである。図示の如くインバータ13、~13nがn(偶数)段カスケードに接続されることによって所望の遅延時間を得るものである。 (発明の効果)


以上説明したように本発明による場合は、EP-ROMメモリセル内での記憶情報が経時的に消去されつつあるのを、完全に消去される前に容易に知れ、必要な推置が採れるという効果がある。 図面の簡単な説明


第1回は、本発明に係るEP-ROM記憶寿命 判定回路一例での構成をEP-ROMとともに示 第5回は読出データとして"0"を想定した場合での入出力信号波形を示すが、これについては特に説明は要しない。

なお、以上の例ではEP-ROM記憶寿命判定 回路はEP-ROM外部に設けられているが、そ の内部に含ませ通常の使用動作状態でその記憶券 命を判定することも考えられる。その内部に含ま せる場合、フリップフロップ、排他的論理和ゲー トおよびインバータについては全て論理回路であ り、EP-ROMの製造プロセスであるMOS

す図、第2図、第3図は、その回路動作を説明するための要部での入出力信号波形を示す図、第4図は、本発明の他の実施想様に係るEP-ROM記憶寿命判定回路の一例での構成をEP-ROMとともに示す図、第5図は、その回路動作を説明するための要部での入出力信号波形を示す図、第6図は、インバータによる遅延回路の例を示す図である。


1 … E P - R O M 、 2 ~ 4 , 9 … D 型 フリップ フロップ 6 , 7 , 12 … 遅延線 、 8 , 10 … 排他的論 理和ゲート。






第 2 図


第 3 図





特開昭61-284900 (5)

第 5 図



第 6 図